## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-188944

(43) Date of publication of application: 25.07.1990

(51)Int.Cl.

H01L 21/82 H01L 27/04

(21)Application number: 01-009406

(71)Applicant:

SHARP CORP

(22)Date of filing:

17.01.1989

(72)Inventor:


**KONO MASAHIRO** 


#### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57) Abstract:

PURPOSE: To make an analysis, from the outside, of an incorporated circuit constitution difficult and to prevent the circuit constitution from being imitated by other persons by a method wherein an operation which is realized by a second semiconductor circuit element and a first semiconductor circuit element connected to it is made equal to an operation of the first semiconductor circuit element.

CONSTITUTION: In a semiconductor integrated circuit device where a plurality of semiconductor circuit elements have been formed, a second semiconductor circuit element of a specific kind is formed by being connected to a first semiconductor circuit element which is decided in advance; and the second semiconductor element is selected in such a way that an operation realized by the second semiconductor circuit element and by the first semiconductor circuit element





connected to it is equal to an operation of the first semiconductor circuit element. For example, a dummy P-type MOSFET 6 which is always in a conductive state irrespective of a level of a signal to be input from a dummy input terminal 16 and a dummy N-type MOSFET 7 which is always in a shut-off state are added to two P-type MOSFET's 2, 3 and two N-type MOSFET's 4, 5 which constitute a two-input NAND circuit; and a composite gate of an OR-NAND type in terms of a wiring operation is constituted.

# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

10 特許出願公開

### ◎ 公 開 特 許 公 報 (A) 平2-188944

⑤Int.Cl. 5

識別記号

庁内整理番号

**43**公開 平成 2年(1990) 7月25日

H 01 L 21/82 27/04

7514-5F 8526-5F

H 01 L 21/82

R

審査請求 未請求 請求項の数 1 (全5頁)

50発明の名称

半導体集積回路装置

②特 顯 平1-9406

②出 願 平1(1989)1月17日

@発 明 者

河野

政 裕

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

勿出 願 人

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

邳代 理 人 弁理士 西教 圭一郎

外1名

明 細 書

1、発明の名称

半導体集積回路装置

2、特許請求の範囲

複数の半導体回路素子が形成されて成る半導体 集積回路装置において

予め定められる第1半導体回路業子に特定種類の第2半導体回路業子を接続して形成し、

前記第2半導体回路素子は、該第2半導体回路 素子とこれが接続された第1半導体回路素子とが 実現する動作が前記第1半導体回路素子の動作と 等しくなるように選ばれるようにしたことを特徴 とする半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、いわゆるマスタ・スライス方式による大規模集積回路(LSI)などに好適に実施される半導体集積回路装置に関する。

従来の技術

一般に、新たな論理しSI(いわゆるフル・カ

このようなマスタ・スライス型の半導体 集 積回路 装置では、 複数のトランジスタなどによって予め形成された各種のゲート (マスタ)に対して 連宜金 観配線を行うことによって、 希望する 論理回路を構成して製品化される。

発明が解決しようとする課題

このように製品化された半導体集積回路装置は、 出荷後に金属配線などの接続構成などを金属顕微 銭などによって解析することによって該半導体集 積回路装置内に組込まれた論理回路を再現することが可能となる。このように製造者に不利益になるような行為を防止するために、手作薬によるレイアウトで論理回路を設計する場合には他者が解析し難いように冗長な回路を別途付加するような構成が用いられているけれども、量産されるマスタ・スライス型の半導体集積回路装置ではころに模倣されやすくなる。

本発明の目的は、租込まれる回路構成の外部からの解析を困難にすることによって、その回路構成が他者に模倣されることを防止することができる半導体集積回路装置を提供することである。

課題を解決するための手段

本発明は、複数の半導体回路素子が形成されて成る半導体集積回路装置において、

予め定められる第1半導体回路素子に特定種類の第2半導体回路素子を接続して形成し、

前記第2半導体回路業子は、該第2半導体回路素子とこれが接続された第1半導体回路素子とが

実現する動作が前記第1半導体回路素子の動作と 等しくなるように選ばれるようにしたことを特徴 とする半導体集積回路装置である。

#### 作 用

本発明に従えば、第1半導体回路素子に接続される第2半導体回路素子は、当該第2半導体回路素子は、当該第2半導体の路素子は、当該第1半導体回路素子は一部ので、第2半導体回路素子は実質的な動作に寄与しない冗長回路素子は実質的なって、このような半導体のほを有する。したがって、この解析することができる。他者の模倣の防止することができる。

#### 寒旗像

第1 図は本発明の一実施例の半導体集積回路装置の一部を構成する半導体回路業子1 の平面図であり、第2 図は半導体回路業子1 に用いられる冗長設計による P型MOS (金属一酸化膜一半導体)トランジスタの構成を示す断面図であり、第3 図は N型MOSトランジスタの構成を示す断面図で

88.

本実施例の半導体回路素子1は、いわゆるマスタ・スライス型半導体集積回路装置に用いられるものであり、後述される冗長擬似動作回路を付加してその配線上からはOR-NAND型の複合ゲートに見えるように設計されており、実質上は2入力NAND回路の動作が実現されるものである。

トランジスタが構成される。

P型トランジスタ 2 および N 型トランジスタ 4 のゲートには、一方入力端子11がそれぞれ共通 に接続され、P型トランジスタ3およびN型トラ ンジスタラのゲートには他方入力増予12がそれ ぞれ共通に接続される。P型トランジスタ2およ び挺似P型トランジスタ6のソースにはそれぞれ 直流電源が接続される。擬似P型トランジスタ6 のドレインはP型トランジスタ3のソースに接続 される。 P型トランジスタ 2 、 3 の各ドレインお よびN型トランジスタ4のソースはそれぞれ共通 に出力増子15に投続され、N型トランジスタ4 のドレインおよび N 型トランジスタ 5 の ソースは 擬似N型トランジスタフのソースに接続され、N 型トランジスタ5 および擬似N型トランジスタ7 のドレインはそれぞれ共通に接地される。提以P 型トランジスタ6および挺似N型トランジスタ7 のゲートには、提似入力端子16がそれぞれ共通 に接続される。

このような構成を有する半導体回路素子1は、

その配線上第5因に示されるようにOR-NAN D型の複合ゲートを構成する。すなわち、前記他 方入力端子12および提供入力端子16がOR回 路20の各入力端子とされ、前記一方入力端子1 1がAND回路21の一方入力端子とされるとと もに、前記出力端子15がこのOR-NAND型 の複合ゲートの出力端子とされる。

前記擬似P型トランジスタ6は、後述されるイオン注入技術によって常に導通状態となるように設定されている。すなわち、イオン注入技術によってそのしきい値電圧を比較的高く設定することによって、擬似入力増子16から入力される信号のレベルにかかわらず常に導通状態となるように設定されている。

したがって、この半導体回路素子1は、実質的に第6図に示されるような等価回路となる。すなわち、前配銀似入力増子16からの入力信号のレベルにかかわらず提似P型トランジスタ6は導通

3 2 のゲート用ポリシリコン 3 8 . 3 9 . 4 0 は、それぞれコンタクトホール 4 1 . 4 2 . 4 3 ; 4 4 . 4 5 . 4 6 を介してアルミニウムから成る金 風配 様 4 7 . 4 8 . 4 9 は、接続される。これら金属配 様 4 7 . 4 8 . 4 9 は、それぞれ第 4 図に示される一方入力端子 1 1 . 他方入力端子 1 2 、および 擬似入力端子 1 6 にそれぞれ対応している。

状態であり 既似 N 型トランジスタ 7 は遮断状態にあるので、これら 2 つのトランジスタ 6 、 7 は、 半導体回路素子 1 の実質的な動作には寄与しない。 したがってこの半導体回路素子 1 は、その実質的 な動作に着目すれば、第 7 図に示されるように 2 入力 N A N D 回路と等価である。

次に、第1図~第3図を参照して、この半導体 回路素子1の構成について説明する。

第1 図を参照して、半導体回路業子1は、大略的にP型トランジスタ領域31とN型トランジスタ領域31とN型トランジスタ領域31、32には、P型トランジスタのソース・ドレイン用のP・拡散領域33およびN型トランジスタのソース・ドレイン用のN・拡散領域34がそれぞれ投けられる。各拡散領域33、34上には相互に同隔をあけてそれぞれゲート用ポリシリコン35、36、37;38、39、40が形成される。

P型トランジスタ 領域 3 1 側の ゲート 用ポリシリコン 3 5 、 3 6 、 3 7 と N 型トランジスタ 領域

ンに対応している。

この金属配線59の他方側端部はまたN・拡放をN・がは34のゲート用ボリシリコン44の第1図介の第分にコンタトホール60,61を9の大りでは2000のでは2

すなわち、この金属配線 6 4 の一方側 端部は、り間 N 型トランジスタ4、5 のドレイン お ランジスタ 7 の Y レ N 型 トランジスク 7 の Y ースとされる。 N・ 拡散 領域 3 4 の ングート 用 ポリシリコン 4 5 、 4 6 間 の部分には 9 パタクトホール 6 7 、 6 8 を 介して 金属配線 6 9 は N 型トランス 接続される。この金属配線 6 9 は N 型トランス

タ5 および 擬似 N 型トランジスタ 7 の各ドレインとされ、接地される。

次に、第1図および第2図を参照して、擬似P 型トランジスタ6の構成について説明する。

擬似 P型ト ランジスタ 6 は、 N - - ウェル 個 7 0 上に ゲート 用ボリシリコン 3 7 の 両傾部に P ・ 拡散 領域 7 1 、 7 2 が形成されて いる。この P ・ 拡散 領域 7 1 、 7 2 間の N - - ウェル 層 7 0 の 部分は チャネル 領域 7 3 とされる。 このチャネル 領域 7 3 上に ホウ素イオンが 注入 されて P ・ 拡散 領域 7 4 上に ゲート 酸 化 膜 7 5 を 介して 前記 ゲート 用ボリシリコン 3 7 が形成されている。

このようなP・拡散領域74を形成することによって、該際似P型トランジスタ6のしきいって。 圧をずらすことができ、ゲート用ポリシリコン3 7に印加されるゲート電圧のレベルにかかわらず 常に導通状態にすることができる。なお、このホ ウ素イオン注入によるP・拡散領域75を形成し なければ、通常のP型トランジスタとなる。第3

その秘密性が保持される。なお、前述したイオン 注入を行う際には、その場所を特定するマスクを 用いてこれを行うようにする。

本実施例では、比較的簡単な回路構成について
説明したけれども、実際に用いられる半導体集積
回路装置においては、さらに複雑な回路構成を有
する半導体回路素子を多数用いることによって、
さらにその秘密性を向上することができる。なお、
同一の動作を実現する回路構成においても、イオ
ン注入を行う場所を変更することができる。
秘密性をさらに向上させることができる。

したがって、このような半導体回路素子の半導体部分が予め形成されており、金属配線によって希望する回路構成に実現されるマスタ・スライス型集積回路装置においても、その利点である工程数・マスク枚数の少なさを損なうことなく、秘密性を向上して他者による解析を困難にすることができる。

発明の効果

以上のように本発明に従えば、組込まれた回路

図に示される擬似 N 型トランジスタ7も同様にして作成される。すなわち、P - ウェル層 8 0 の N で拡散 倒域 8 1 、 8 2 に挟まれた部分に形成されるチャネル領域 8 5 を形成する。この P で拡散 倒域 8 5 を形成する。この P で拡散 倒域 8 5 を形成する。 は 類似 N 型ト 酸 は スタ7のしき い 値 電圧を ずらして、 ゲート 酸 と 6 上の ゲート 用 ボリシリコン 4 0 に 印 加 さ れ を ゲート 電圧の レベルに か か わ らず、 常に おい で きる。 なお、 第 1 図 に おい 似 は、ホウ素イオンを 注入して 形成される P で 拡散 似 ス 4 、 8 5 を それぞれ 2 点鎖線 ℓ 1 、 ℓ 2 で し め してある。

このように形成された半導体回路素子1においては、前述したホウ素イオン注入によるP・拡散 領域74,85は金属顕微鏡などでは解析し難いために、その配線上からはOR-NAND回路のように見える。したがってこの配線構造上からはこの半導体回路素子1が実質的にNAND回路の動作を行うものであることを知ることができず、

構成の内容を他者に模倣されることなく、秘密性 を向上することができる。


4、図面の簡単な説明


第1 図は本発明の一実施例に用いられる半導体 集積回路装置の一部を構成する半導体回路素子 1 の構成を示す平面図、第 2 図は擬似P型トランジスタ 6 の構成を示す断面図、第 3 図は挺似N型トランジスタ 7 の構成を示す断面図、第 4 図および第 5 図は半導体回路素子 1 の記線構造上から見た 等価回路図、第 6 図および第 7 図は半導体回路素子 1 の実質的な等価回路図である。


1 … 半導体回路素子、2,3 … P型トランジスタ、4.5 … N型トランジスタ、6 … 擬似 P型トランジスタ、7 … 擬似 N型トランジスタ、33,74,85 … P・ 拡散領域


代理人 弁型士 西教 圭一郎

### 特開平2-188944 (5)









第 5 図

